

Plan 544 MÁSTER EN INGENIERÍA DE TELECOMUNICACIÓN

Asignatura 53810 DISEÑO DE CIRCUITOS BASADOS EN DISPOSITIVOS LÓGICOS PROGRAMABLES

Tipo de asignatura (básica, obligatoria u optativa)

OBLIGATORIA

Créditos ECTS

6 CREDITOS ECTS

Competencias que contribuye a desarrollar

GENERALES

G7. Capacidad para la puesta en marcha, dirección y gestión de procesos de fabricación de equipos electrónicos y de telecomunicaciones, con garantía de la seguridad para las personas y bienes, la calidad final de los productos y su homologación.

G8. Capacidad para la aplicación de los conocimientos adquiridos y resolver problemas en entornos nuevos o poco conocidos dentro de contextos más amplios y multidisciplinarios, siendo capaces de integrar conocimientos.

G11. Capacidad para saber comunicar (de forma oral y escrita) las conclusiones- y los conocimientos y razones últimas que las sustentan- a públicos especializados y no especializados de un modo claro y sin ambigüedades.

G12. Poseer habilidades para el aprendizaje continuado, autodirigido y autónomo.

ESPECÍFICAS

SE1. Capacidad para diseñar y fabricar circuitos integrados.

SE2. Conocimiento de los lenguajes de descripción hardware para circuitos de alta complejidad.

SE3. Capacidad para utilizar dispositivos lógicos programables, así como para diseñar sistemas electrónicos avanzados, tanto analógicos como digitales. Capacidad para diseñar componentes de comunicaciones como por ejemplo encaminadores, conmutadores, concentradores, emisores y receptores en diferentes bandas.

Objetivos/Resultados de aprendizaje

Al finalizar la asignatura el alumno deberá ser capaz de:

- Diseñar circuitos digitales de aplicación específica.
- Conocer y utilizar los lenguajes de descripción hardware para circuitos de alta complejidad.
- Analizar y corregir en la medida de lo posible las limitaciones temporales inherentes a los dispositivos lógicos digitales
- Utilizar las distintas herramientas CAD para el diseño y depuración de circuitos digitales en dispositivos de lógica programable.
- Utilizar dispositivos lógicos programables para diseñar sistemas electrónicos digitales avanzados.
 - Diseñar componentes de comunicaciones

Contenidos

TEMA 1: Lógica Programable

- 1.1- Fundamentos
- 1.2- Historia del diseño lógico
- 1.3- Tecnologías básicas de la lógica programable
- 1.4- CPLDs
- 1.5- FPGAs.
- 1.6- CPLDs vs FPGAs
- 1.7- Fabricantes. Familias de chips de ALTERA

TEMA 2: Metodología de Diseño

- 2.1- Introducción
- 2.2- Herramienta: Quartus II de ALTERA
- 2.3- Proyectos
- 2.4- Introducción del diseño

- 2.5- Compilación
- 2.6- Ajustes de síntesis y fitting
- 2.7- Programación
- 2.8- Otras herramientas

TEMA 3: Análisis y Síntesis

- 3.1- Captura esquemática
- 3.2- Lenguaje Verilog – Nivel estructural y RTL
- 3.3- Diagramas ASM para las máquinas de estado finitas
- 3.4- Simulación funcional

TEMA 4: Consideraciones Temporales

- 4.1- Introducción: Tiempos de delay, setup, hold
- 4.2- Terminología de TimeQuest – Timing Paths
- 4.3- La señal de reloj: clocking
- 4.4- Setup Slack y Hold Slack
- 4.5- Recovery and Removal Slack
- 4.6- Test generados por TimeQuest Timing Analyzer
- 4.7- Introducción de Constrains (archivo .sdc)

TEMA 5: Depuración on-chip

- 5.1. Programación. Introducción del diseño en el kit de desarrollo
- 5.2. Depuración sobre el chip. Módulo SignalTap II

Principios Metodológicos/Métodos Docentes

- Clase magistral participativa - Se prevee, para esta parte, introducir metodologías activas de participación en las clases, a través de la realización de pequeños proyectos tutorizados, de forma que el alumno vaya construyendo su base de conocimientos a medida que se progresa en el conocimiento de la asignatura. Para ello, por ejemplo, se hará especial hincapié en que el alumno desarrolle la parte teórica de las prácticas de laboratorio como paso previo ineludible para su realización.
- Aprendizaje colaborativo en las clases de laboratorio

Criterios y sistemas de evaluación

INSTRUMENTO/PROCEDIMIENTO

PESO EN LA NOTA FINAL

OBSERVACIONES

Valoración de la destreza en el manejo de la instrumentación de laboratorio y de la habilidad para resolver dificultades
70%

Se valorará mediante observación sistemática en las propias sesiones de laboratorio, junto con las memorias y resúmenes realizados. Es condición necesaria (pero no suficiente) para superar la asignatura alcanzar una calificación igual o superior al 50% en este apartado

Examen final escrito

30%

Es condición necesaria (pero no suficiente) para superar la asignatura alcanzar una calificación igual o superior al 50% en el examen final escrito

Si el alumno no supera alguno de los dos recursos, la nota final será la del recurso no superado ponderada sobre 10.

En el caso de la convocatoria extraordinaria:

- En caso de haber superado algún recurso en la convocatoria ordinaria, se mantiene la calificación obtenida en éste mientras que se realizará un examen individual para calificar el recurso no superado.
- En caso de no haber superado ninguno de los dos recursos, el alumno deberá presentarse a sendos exámenes: teórico y práctico (laboratorio) y obtener una calificación del 50% o superior en cada uno de ellos, para superar la asignatura

Recursos de aprendizaje y apoyo tutorial

- Programa de acción tutorial de la E.T.S.I.T.
- Tutorías con los profesores de la asignatura
- Bibliografía

Basica:

- Michael D. Ciletti, Modeling, Synthesis and Rapid Prototyping with the Verilog HDL. ed., Prentice Hall, 1999.
- J. M. Lee, Verilog Quickstart, 3rd. ed. Kluwer Academic Publishers, 2002.
- Tutoriales y manuales proporcionados por Altera a través de su programa para Universidades. <http://www.altera>.

com/education/univ/unv-index.html

- J.P. Hayes, Introducción al Diseño Lógico Digital, Addison-Wesley 1996

Complementaria:

- T. Pollán Santamaria, Electrónica Digital, Prensas Universitarias de Zaragoza 1994
- R.J. Tocci, Sistemas Digitales: Principios y Aplicaciones, Prentice Hall. 2007
- H. Taub, Circuitos Digitales y Microprocesadores, McGraw-Hill 1990
- Manual de Quartus II (herramienta EDA de Altera)

Calendario y horario

<http://www.tel.uva.es/bin/horarios1617/DistribucionActividaddocenteETSIT2016-17.pdf>

<http://www.tel.uva.es/bin/horarios1617/MasterIT.pdf>

Responsable de la docencia (recomendable que se incluya información de contacto y breve CV en el que aparezcan sus líneas de investigación y alguna publicación relevante)

Ruth Pinacho Gomez rutpin@tel.uva.es

Idioma en que se imparte

Español